Utilize este identificador para referenciar este registo:
https://hdl.handle.net/1822/73720
Título: | Cache-based Timing Side-channels in Partitioning Hypervisors |
Autor(es): | Reis, João Pedro Antunes Gomes da Silva |
Orientador(es): | Pinto, Sandro |
Palavras-chave: | Automotive industry Mixed-criticality systems Side-channel attacks Virtualization Ataques side-channel Indústria automotiva Sistemas de criticalidade mista Virtualização |
Data: | 2019 |
Resumo(s): | In recent years, the automotive industry has seen a technology complexity increase to comply with
computing innovations such as autonomous driving, connectivity and mobility. As such, the need to reduce
this complexity without compromising the intended metrics is imperative.
The advent of hypervisors in the automotive domain presents a solution to reduce the complexity of
the systems by enabling software portability and isolation between virtual machines (VMs).
Although virtualization creates the illusion of strict isolation and exclusive resource access, the
convergence of critical and non-critical systems into shared chips presents a security problem. This shared
hardware has microarchitectural features that can be exploited through their temporal behavior, creating
sensitive data leakage channels between co-located VMs. In mixed-criticality systems, the exploitation of
these channels can lead to safety issues on systems with real-time constraints compromising the whole
system.
The implemented side-channel attacks demonstrated well-defined channels, across two real-time
partitioning hypervisors in mixed-criticality systems, that enable the inference of a co-located VM’s
cache activity. Furthermore, these channels have proven to be mitigated using cache coloring as a
countermeasure, thus increasing the determinism of the system in detriment of average performance.
From a safety perspective, this dissertation emphasizes the need to weigh the tradeoffs of the trending
architectural features that target performance over predictability and determinism. Nos últimos anos, a indústria automotiva tem sido objeto de um crescendo na sua complexidade tecnológica de maneira a manter-se a par das mais recentes inovações de computação. Sendo assim, a necessidade de reduzir a complexidade sem comprometer as métricas pretendidas é imperativa. O advento dos hipervisores na indústria automotiva apresenta uma solução para a redução da complexidade dos sistemas, possiblitando a portabilidade do software e o isolamento entrevirtual vachines (VMs). Embora a virtualização crie a ilusão de isolamento e acesso exclusivo a recursos, a convergência de sistemas críticos e não-críticos em chips partilhados representa um problema de segurança. O hardware partilhado tem características microarquiteturais que podem ser exploradas através do seu comportamento temporal, criando canais de fuga de informação crítica entre VMs adjacentes. Em sistemas de criticalidade mista, a exploração destes canais pode comprometer sistemas com limitações de tempo real. Os ataques side-channel implementados revelam canais bem definidos que possibilitam a inferência da atividade de cache de VMs situadas no mesmo processador. Além disso, esses canais provaram serem passíveis de ser mitigados usando cache coloring como estratégia de mitigação, aumentando assim o determinismo do sistema em detrimento da sua performance. De uma perspetiva da segurança, esta dissertação enfatiza a necessidade de pesar os tradeoffs das tendências arquiteturais que priorizam a performance e secundarizam o determinismo e previsibilidade do sistema. |
Tipo: | Dissertação de mestrado |
Descrição: | Dissertação de mestrado em Engenharia Eletrónica Industrial e Computadores |
URI: | https://hdl.handle.net/1822/73720 |
Acesso: | Acesso aberto |
Aparece nas coleções: | BUM - Dissertações de Mestrado |
Ficheiros deste registo:
Ficheiro | Descrição | Tamanho | Formato | |
---|---|---|---|---|
Dissertação João Pedro Antunes Gomes da Silva Reis.pdf | 1,92 MB | Adobe PDF | Ver/Abrir |
Este trabalho está licenciado sob uma Licença Creative Commons