Segmentação de matrícula em CUDA e FPGA

Abstract

A sociedade enfrenta atualmente problemas de mobilidade rodoviária em ambientes urbanos. Com o aumento verificado da complexidade na gestão das redes de transporte, apareceu a necessidade de sistemas inteligentes de auxílio. A deteção e identificação da matrícula dos veículos apresenta-se como uma das componentes mais importantes, possibilitando tarefas mais complexas como o seguimento de veículos, ou mais simples como o auxílio ao parqueamento em regiões controladas. Neste documento é proposta uma nova abordagem no processo de segmentação e deteção da região da matrícula, que permitirá o aparecimento de uma nova gama de aplicações da tecnologia. Recorrendo a uma sequência de fotogramas obtidos através de uma câmara de videovigilância e um sistema heterogéneo, composto por CPU e GPU ou FPGA, com migração das rotinas de processamento de imagem mais intensivas para hardware, será possível realizar o processamento no local e em tempo real, de uma forma não intrusiva. O sistema é composto por quatro principais módulos de processamento: captura e pré-processamento, segmentação, identificação e seguimento. O sistema proposto apresenta a capacidade de deteção da região da matrícula de mais do que um veículo, a distâncias variadas, mantendo os requisitos de tempo real. A diminuição do detalhe do background e o destaque dos caracteres da matrícula pela metodologia de Threshold local, em conjunto com a de reconstrução morfológica, permite a deteção em ambientes mais complexos como o urbano e rural. Durante a realização da dissertação foi criada uma framework em OpenGL, com aceleração das funções de processamento de imagem altamente paralelizáveis em CUDA, que permite uma rápida depuração da metodologia proposta, simplificação do processo de calibração do sistema e a validação dos resultados obtidos. Finalmente, é proposta uma implementação do algoritmo de reconstrução morfológica em FPGA, uma vez que o módulo é considerado crítico para o bom desempenho do sistema. A comparação dos resultados obtidos com a implementação em CPU demonstra a viabilidade da implementação do sistema em FPGA, especialmente em ambiente embebidos.

In the current days, the society faces a road mobility problem in urban environments. With the increase in the complexity in the management of public transportation networks, appeared a necessity for auxiliary intelligent transportation systems. The detection and identification of the vehicle registration is presented as one of the most important of its components, enabling more complex tasks such as vehicle tracking, or simply parking assist in controlled areas. In this paper a new approach is proposed in the segmentation of the license plate region, which will allow a new range of applications for the technology. Using a sequence of frames taken by a surveillance camera and a heterogeneous computing system, consisting of a CPU and a FPGA or GPU, will be capable of processing the information on site and on real-time, in a non-intrusive way, by migrating the most intensive image processing routines to hardware. The system consists of four main processing modules: frame capture and pre-processing, segmentation, license plate detection and vehicle tracking. The proposed system has the capability of detecting the license plate region of more than one vehicle per frame, at varying distances, while keeping the real-time requirements. The decreased detail in the background and the highlight of the license plate characters, provided by the Local Threshold in conjunction with the Morphological Reconstruction technique, will enable the detection on more complex environments such as urban or rural ones. During the course of this dissertation a framework based on OpenGL, with acceleration of highly parallel image processing algorithms CUDA, was created in order to allow for faster and more precise debugging of the application and its results. Finally, an implementation of the Morphological Reconstruction algorithm in FPGA is proposed, since this module is deemed critical for the system performance. The comparison with the results from the CPU implementation demonstrate the feasibility of the implementation of the system in FPGA, especially in embedded environments.