Caracterização elétrica de barramentos laminados para DC-links

Abstract

O crescente desenvolvimento de soluções para mobilidade elétrica e para a geração distribuída de energia elétrica, como a fotovoltaica, leva à procura por circuitos de eletrónica mais baratos, mais leves, mais eficientes e mais robustos. Os transístores de potência com tecnologias baseadas em Silicon Carbide (SiC) e Gallium Nitride (GaN) são resultado dessa evolução, suportando condições mais severas e alcançando níveis mais altos de eficiência através de perdas reduzidas durante a sua comutação, sendo esta mais rápida, de muitas dezenas a centenas de kHz. O aumento da frequência de operação torna ainda mais rigorosos os requisitos sobre elementos parasitas, em particular a indutância parasita inerente ao banco de condensadores que constitui o DC-link dos inversores. Em aplicações atualmente em desenvolvimento, esses requisitos têm sido geralmente abaixo de 10 nH e até “sub-nano” para aplicações específicas. Ao longo deste documento, será discutida em profundidade a indutância parasita de condensadores de filme implantados como DC-links, como descrevê-los através de um modelo matemático (melhorando o tempo de desenvolvimento de novos produtos) e soluções de desenho para minimizar a sua indutância equivalente. Estas soluções são validadas com a construção de amostras reais testadas em laboratório. No decurso da dissertação, na Vishay Eletrónica Portugal (VEP), foi elaborado um estudo relativo aos DC-links com condensadores de filme de baixa indutância. Foi criado um modelo de cálculo de indutância de acordo com a geometria dos conjuntos de condensadores, e ainda um conjunto de diretivas para orientar a futura construção dos conjuntos de condensadores. Foram desenhados oito protótipos de DC-link, através dos ferramentas de software SolidWorks e Paint3D que foram posteriormente construídos na Vishay, com o objetivo de verificar a influência da utilização dos princípios de mitigação de indutância e a fiabilidade do modelo de cálculo elaborado. Foram obtidos resultados experimentais que permitiram elaborar um artigo que descreve o trabalho realizado pelo autor ao longo da dissertação de mestrado.

The increasing adoption of electric vehicles and distributed generation, such as photovoltaic, lead to the demand of cheaper, lighter, more efficient, and robust circuits. Power switches based on Silicon Carbide (SiC) and Gallium Nitride (GaN) are a result of this evolution, withstanding harsher conditions and reaching higher levels of efficiency through a faster switching, from many dozens to hundreds of kHz. Increasing the operation frequency turns the requisites over parasitic elements even more strict, in particular the stray inductance inherent to the capacitor bank that constitutes the inverters’ DC link. In applications currently under development, these requisites have been usually below 10 nH and even “sub-nano” for specific applications. In this text, it will be discussed in depth the parasitic inductance of film capacitors deployed as DC links, how to mathematically describe them (improving new products development time) and design solutions to minimize the total inductance of the set. These solutions are validated with the construction of real samples tested in laboratory. During the dissertation, at Vishay Eletrónica Portugal (VEP), a study was carried out on DC-links with low inductance film capacitors. An inductance calculation model was created according to the geometry of the capacitor sets, as well as a set of directives to guide the future construction of the capacitor sets. Eight DC-link prototypes were modeled, using Paint3D and SolidWorks software, which were later built at Vishay, to verify the influence of the use of inductance mitigation principles and the reliability of the calculated calculation model. Through the obtained experimental results, an article was prepared that describes the work carried out by the author throughout his master's dissertation.